CHEAT SHEET — CHƯƠNG 6


Đáp ứng tần số của tầng khuếch đại (Frequency Response of Amplifiers)

Công thức tra cứu nhanh, kèm minh họa mạch/đồ thị trích từ Lecture 6 — dựa trên Razavi, Chương 6 — được mang theo khi làm bài tập/kiểm tra

Bảng ký hiệu

CGS, CGD, CGB	Điện dung gate-source / gate-drain / gate-bulk	***CDB, CSB***	Điện dung drain-bulk / source-bulk (tiếp giáp pn)
Cox, Cov	Điện dung oxit/đơn vị diện tích; điện dung chồng lấn (overlap)	***Leff, W***	Chiều dài kênh hiệu dụng; chiều rộng kênh
RS, RD	Điện trở nguồn tín hiệu; điện trở tải tại drain	***CL***	Điện dung tải tại nút ra (Vout)
gm, gmb	Hỗ dẫn gate; hỗ dẫn thân (body effect)	***ro***	Điện trở đầu ra tín hiệu nhỏ (=1/λID)
Av, A	Độ lợi điện áp (tổng quát; độ lợi tầng đảo)	***Z, Z1, Z2***	Trở kháng hồi tiếp gốc; 2 trở kháng Miller tương đương
ωp, fp	Tần số cực (rad/s ; Hz)	***ωz, fz***	Tần số không điểm (zero)
τ (OCTC)	Hằng số thời gian mạch hở, τ = ΣRi·Ci	***Gm, Rout***	Hỗ dẫn hiệu dụng; điện trở ra tương đương toàn mạch
CE, CP	Tổng điện dung nút gương E (5T-OTA); nút đuôi P (diff-pair)	***Δgm, ISS***	Sai lệch gm giữa 2 transistor vi sai; dòng phân cực đuôi

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
I. ĐIỆN DUNG KÝ SINH MOSFET & KHÁI NIỆM CỰC CƠ BẢN			
1	5 tụ ký sinh cơ bản nối D, G, S, B	**CGD, CDB, CGS, CSB, CGB**	Nguồn gốc vật lý: C1 (oxit gate-kênh), C2 (kênh-đế/depletion), C3/C4 (overlap gate-S/D), C5/C6 (tiếp giáp). Dùng trong MỌI mô hình tần số cao của chương



Mạch tương đương 5 tụ ký sinh D-G-S-B và mặt cắt vật lý nguồn gốc C1-C6, Cj/Cjsw (Lecture 6, slide 3)


#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
2	Vùng tuyến tính / Triode (kênh trải đều S↔D)	**CGD = CGS = (1/2)·W·Leff·Cox + W·Cov** CGB ≈ CGB,overlap	Điện tích kênh chia đôi đối xứng cho 2 đầu; kênh che chắn gate khỏi đế nên CGB chỉ còn phần rìa
3	Vùng bão hòa / Saturation (kênh pinch-off gần drain)	**CGD = W·Cov (không còn điện dung kênh-drain)** **CGS = (2/3)·W·Leff·Cox + W·Cov (hệ số Meyer 2/3)** CGB ≈ CGB,overlap	CGS luôn là tụ lớn nhất trong bão hòa — thường là thành phần chính giới hạn fT của transistor
4	Vùng tắt / Off (VGS < VTH, chưa có kênh)	**CGD = CGS = W·Cov (chỉ còn overlap)** **CGB = Coxide nối tiếp Cdep, cộng CGB,overlap**	Không có kênh che chắn gate-đế ⇒ CGB hình thành từ Coxide nối tiếp Cdep — khác hẳn 2 vùng trên
5	Cả 2 vùng (Linear và Saturation)	**CSB = CDB = điện dung tiếp giáp (Cj diện tích + Cjsw chu vi), phụ thuộc áp phân cực ngược**	*Công thức Cj(VR) chi tiết đã học ở Chương 2 — không lặp lại ở đây*
6	Mô hình tín hiệu nhỏ MOSFET đầy đủ (4 cực, có body effect)	**id = gm·vgs + gd·vds − gmb·vsb (gd = 1/ro)**	Mô hình chủ đạo — nền tảng cho MỌI phân tích CS/SF/CG/Cascode/Diff-pair trong chương này
7	Ôn tập — cực của mạch RC bậc nhất	**vo/vi = 1/(1+sRC) = 1/(1+j·f/fp)** **fp = 1/(2πRC)**	Tại f=fp: biên độ −3dB, pha trễ 45°; f≫fp: dốc 20dB/decade. Công cụ nền tảng của "association of poles with nodes"

Ghi nhớ / Ý nghĩa vật lý — Mục I (Điện dung MOSFET & Nền tảng cực)

- Luôn xác định VÙNG HOẠT ĐỘNG (Triode/Saturation/Off) trước khi tra công thức tụ — công thức CGS, CGD, CGB đổi hẳn dạng theo vùng, nhầm vùng dẫn tới sai toàn bộ phân tích tần số phía sau.
- CGS là tụ LỚN NHẤT trong hầu hết trường hợp bão hòa (hệ số Meyer 2/3) — thường là thành phần chi phối cực ngõ vào và giới hạn fT của transistor.
- CDB, CSB là tụ tiếp giáp phụ thuộc áp phân cực ngược (đã học ở Chương 2) — không cố định, giảm khi áp ngược tăng (dùng để giảm tụ ký sinh khi thiết kế).
- Công thức fp=1/(2πRC) của 1 nút RC bậc nhất là "viên gạch" dùng lặp lại xuyên suốt cả chương — mọi phân tích tần số sau này quy về việc tìm đúng R và C tương đương tại từng nút.

II. HIỆU ỨNG MILLER (THE MILLER EFFECT)

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
8	Định lý Miller tổng quát — Z nối giữa 2 nút X, Y có Av=Vy/Vx	**Z1 = Z/(1−Av) (tại X, nối đất)** **Z2 = Z/(1−1/Av) (tại Y, nối đất)**	Av âm lớn (tầng đảo độ lợi cao) ⇒ Z1 co mạnh — tụ hồi tiếp nhỏ "nhìn" lớn hơn nhiều ở ngõ vào (khuếch đại Miller)



Sơ đồ tách trở kháng Z thành Z1, Z2 nối đất và đạo hàm IX, IY (Lecture 6, slide 9)


9	Ví dụ 6.1 — Tụ Miller của mạch khuếch đại đảo lý tưởng (độ lợi −A)	**C1 = CF·(1−Av) = CF·(1+A) [ngõ vào]** **C2 = CF·(1−1/Av) ≈ CF [ngõ ra]**	CF "nhìn từ ngõ vào" lớn gấp (1+A) lần — công thức Miller kinh điển, dùng để tính CGD phóng đại ở tầng CS

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
10	Ví dụ 6.2 — Biến đổi Miller áp dụng cho một điện trở (ro)	**Av = Vy/Vx = 1+(gm+gmb)ro** **Z1 = ro/(1−Av) = −1/(gm+gmb)**	Điện trở ÂM tại X triệt tiêu đúng bằng +1/(gm+gmb) sẵn có tại cực source ⇒ Rin → ∞

Ghi nhớ / Ý nghĩa vật lý — Mục II (Hiệu ứng Miller)


- Định lý Miller Z1=Z/(1−Av) là công cụ TÁCH một trở kháng nối 2 nút thành 2 trở kháng nối đất riêng — áp dụng được cho CẢ tụ (case 9) LẪN điện trở (case 10), không chỉ riêng tụ.
- Dấu và độ lớn của Av quyết định tụ Miller TĂNG hay GIẢM: Av âm lớn (tầng đảo, CS) ⇒ tụ phóng đại mạnh (1+A) lần; Av dương gần +1 (source follower) ⇒ hệ số Miller gần 0, tụ bị THU NHỎ (xem lại ở Mục V).
- Mẹo nhận diện nhanh: bất kỳ tụ hồi tiếp nào nối trực tiếp ngõ vào–ngõ ra của một tầng khuếch đại có gain lớn (CGD của CS, CGD4 của gương dòng OTA...) đều phải xét Miller TRƯỚC khi tính cực ngõ vào.


#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
III. LIÊN KẾT CỰC VỚI NÚT (ASSOCIATION OF POLES WITH NODES)			
11	Quy tắc "mỗi nút một cực" — cực KHÔNG tương tác (non-interacting) Điều kiện: các tầng khuếch đại đơn hướng (unilateral), không hồi tiếp giữa các nút	**Vout/Vin = A1A2 · 1/(1+RSCin·s) · 1/(1+R1CN·s) · 1/(1+R2CP·s)**	Mỗi nút tạo 1 cực ≈1/(RC), với R = điện trở nhìn từ nút đó (nguồn khác về 0), C = tổng tụ tại nút đó
12	Cực CÓ tương tác (interacting) — khi có nhánh hồi tiếp (R3+C3) nối trực tiếp 2 nút không liền kề	**Mẫu số trở thành đa thức bậc 2 đầy đủ theo s, phụ thuộc ĐỒNG THỜI R3, C3 và độ lợi A1 — không có công thức 1/(RC) đơn giản**	PHẢI giải hệ KCL đầy đủ tại các nút ghép — không thể tách 1/(R1C1), 1/(R2C2) riêng lẻ như case 11
13	Ví dụ 6.3 — Cực tại nút X qua Miller + association (mạch đảo −A, CF hồi tiếp, RS nguồn)	**ωp = 1/[RS·(1+A)·CF] (rad/s)**	CF nhỏ + độ lợi vòng hở A lớn ⇒ cực trội RẤT THẤP tại X — cơ chế "dominant-pole compensation" trong op-amp



Ví dụ 6.4: mạch CS thật với CS (nút X, nguồn) và CD (nút Y, ra) + công thức ωin, ωout (slide 16)

14	Ví dụ 6.4 — Cực tại nút vào X (source) và nút ra Y (drain), dùng R/C thật của MOSFET	**ωin = {(CGS1+CSB1)·[RS ∥ 1/(gm1+gmb1)]}⁻¹** **ωout = {(CGD1+CDB1)·RD}⁻¹**	Áp dụng trực tiếp quy tắc association-of-poles (case 11) cho mạch CS cụ thể — không còn khối "−A" trừu tượng
15	Ví dụ 6.4 — Hàm truyền hai cực hoàn chỉnh (kết hợp Gm và Rout)	**Vout/Vin = Gm·Rout · 1/[(1+s/ωin)(1+s/ωout)]** **Gm = (gm1+gmb1)/[1+(gm1+gmb1)RS]** **Rout = RD (giả thiết ro = ∞)**	Gm bị suy giảm bởi RS (source degeneration, hồi tiếp âm); Rout=RD chỉ đúng khi bỏ qua channel-length modulation



#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
	Ghi nhớ / Ý nghĩa vật lý — Mục III (Liên kết cực với nút) • Trước khi dùng công thức 1/(RC) nhanh cho từng nút, PHẢI kiểm tra: có tụ/điện trở nào nối TRỰC TIẾP 2 nút không liền kề hay không (như CF bắc cầu). Có ⇒ cực tương tác, phải giải hệ KCL đầy đủ — không được tách 1/(R1C1), 1/(R2C2) riêng lẻ. • Kỹ thuật chủ lực để xử lý cực tương tác: Miller-hóa tụ hồi tiếp TRƯỚC, rồi mới áp dụng "mỗi nút một cực" (case 13) — biến bài toán tương tác thành bài toán không tương tác gần đúng. • CF nhỏ + độ lợi vòng hở A lớn ⇒ cực trội RẤT THẤP tại nút vào — đây chính là cơ chế "dominant-pole compensation" dùng để bù pha op-amp trong thực tế thiết kế mạch hồi tiếp (sẽ gặp lại ở Chương 8).		
	IV. TẦNG COMMON-SOURCE (CS) — ĐÁP ỨNG TẦN SỐ		
		 *Tầng CS chuẩn (RS, CGS, CGD hồi tiếp, RD, CDB) và công thức Miller ωp,in, ωp,out (slide 21)*	
16	Xấp xỉ Miller — RS NHỎ	**ωp,in = 1/{RS·[CGS+(1+gmRD)·CGD]}** **ωp,out = 1/[(CGD+CDB)·RD]**	CGD bị khuếch đại Miller bởi (1+gmRD) ở ngõ vào; cực vào thường là cực trội (dominant), giới hạn băng thông
17	Phương pháp OCTC — RS LỚN (Miller đơn giản không còn chính xác)	**C = (CGD‖CGS) + CDB** **R = RD ‖ {1/[gm·CGD/(CGS+CGD)]}** **τ = R·C, ω = 1/τ**	Công thức Miller đơn giản (case 16) chỉ là trường hợp riêng khi RS nhỏ của kết quả OCTC tổng quát này
18	Hàm truyền CHÍNH XÁC (không xấp xỉ Miller/OCTC)	**vo/vi = (sCGD−gm)RD / {s²RSRD(CGSCGD+CGS·CDB+CGDCDB) + s[RS(1+gmRD)CGD+RSCGS+RD(CGD+CDB)]+1}**	*✓Đã sửa lỗi đánh máy trong slide gốc (đối chiếu Razavi): slide viết "CGS·CSB", nhưng mạch CS chuẩn ở đây không hề định nghĩa CSB (source nối đất tín hiệu trực tiếp) — chỉ có CGS tại X, CDB tại Y, CGD bắc cầu X-Y.* *Kết luận DỨT ĐIỂM (tự đạo hàm lại KCL 2 nút): số hạng đúng là CGS·CDB — đây chính là dạng chuẩn C1C2+C1C3+C2C3 của mạng 2 nút có 1 tụ bắc cầu (C1=CGS, C2=CDB, C3=CGD), khớp với Razavi Ch.6.*
19	Cực trội (OCTC dominant pole) — rút ra từ hàm truyền chính xác case 18	**fp,in = 1/{2π·(RS[CGS+(1+gmRD)CGD] + RD(CGD+CDB))}**	Khác công thức Miller đơn giản (case 16) ở số hạng cộng thêm RD(CGD+CDB) — chính xác hơn vì tính cả đóng góp chéo từ nút ra
20	Cực không trội fp,out — 2 trường hợp giới hạn	**CGS lớn: fp,out ≈ 1/[2πRD(CGD+CDB)] (giống Miller đơn giản)** **CGD lớn: fp,out ≈ gm/[2π(CGS+CDB)] (do gm quyết định, không phải RD)**	Trực giác thiết kế: khi CGD đủ lớn để "nối tắt" hiệu quả gate-drain ở tần số cao, cực thứ 2 chuyển sang phụ thuộc gm


#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
	 *Đường dẫn feedforward qua CGD và Bode 3 điểm gãy ωp1, ωp2, ωz của tầng CS (slide 26)*		
21	Không điểm bán mặt phẳng phải (RHP zero) của tầng CS	**fz = +gm/(2πCGD) (tại s = +gm/CGD)**	RHP zero vừa tăng biên độ vừa TĂNG trễ pha (giống một cực) — bất lợi cho bù pha trong mạch hồi tiếp. Nguồn gốc: đường feedforward không đảo pha qua CGD triệt tiêu đường chính đảo pha ở tần số cao
22	Trở kháng vào tầng CS (nhìn từ gate, bỏ qua RS)	**Zin = 1/{s·[CGS+(1+gmRD)·CGD]}**	Thuần điện dung — 1 tụ tương đương CGS+(1+gmRD)CGD; giải thích vì sao tầng CS độ lợi cao có Cin rất lớn khi ghép tầng

Ghi nhớ / Ý nghĩa vật lý — Mục IV (Tầng Common-Source)

- RS nhỏ ⇒ dùng Miller đơn giản (case 16); RS lớn ⇒ Miller đơn giản SAI, phải dùng OCTC tổng quát (case 17). Cực TRỘI của CS hầu như luôn nằm ở NGÕ VÀO (do CGD bị khuếch đại Miller bởi 1+gmRD), quyết định trực tiếp băng thông tầng.
- RHP zero tại fz=gm/(2πCGD) vừa tăng biên độ VỪA tăng trễ pha (giống một cực) — sinh ra từ đường feedforward không đảo pha qua CGD triệt tiêu một phần đường chính đảo pha ở tần số cao. Đây là đặc điểm XẤU cho ổn định vòng hồi tiếp.
- Zin của CS thuần túy là 1 tụ tương đương CGS+(1+gmRD)CGD — CS độ lợi càng cao thì Cin nhìn từ tầng trước càng lớn, cần cân nhắc khi ghép tầng nhiều CS liên tiếp.
- Mẹo: khi CGD đủ lớn (so với CGS) để "nối tắt" gate-drain ở tần số cao, cực thứ 2 chuyển từ phụ thuộc RD sang phụ thuộc gm — dấu hiệu nhận biết cần chuyển công thức fp,out.

V. TẦNG SOURCE FOLLOWER (COMMON-DRAIN) — ĐÁP ỨNG TẦN SỐ


#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
		  $\frac{vo}{vi} = \frac{g_m + sC_{GS}}{s^2 R_S (C_{GS}C_L + C_{GS}C_{GD} + C_{GD}C_L) + s(g_m R_S C_{GD} + C_L + C_{GS}) + g_m}$ $f_{p1} \approx \frac{g_m}{2\pi(g_m R_S C_{GD} + C_L + C_{GS})}$, assuming $f_{p2} >> f_{p1}$ $= \frac{1}{2\pi\left(R_S C_{GD} + \frac{C_L + C_{GS}}{g_m}\right)}$ *Mạch thực và mạch tương đương SF, hàm truyền chính xác và fp1 xấp xỉ OCTC (slide 32)*	
23	Hàm truyền chính xác (2 cực, 1 zero)	**vo/vi = (gm+sCGS) / [s²RS(CGSCL+CGSCGD+CGDCL) + s(gmRSCGD+CL+CGS) + gm]**	Zero tại s=−gm/CGS — BÁN MẶT PHẲNG TRÁI (khác RHP zero của CS) vì không có đường feedforward nghịch pha
24	Cực trội (OCTC) — quy tắc: mỗi tụ "nhìn" 1 điện trở khi các tụ khác hở mạch	**fp1 ≈ 1/{2π·[RS·CGD + (CL+CGS)/gm]}** **CGD → RS ; CGS, CL → ≈1/gm (nhìn vào cực source)**	Chứng minh 1/gm: Rt=(RS+RE)/(1+gmRE) → 1/gm khi RE→∞ (RE=∞ đúng cho CGS, CL vì không có điện trở ngoài đáng kể)
25	Zin ở tần số THẤP (gmb ≫ |sCL|)	**Zin ≈ (1/sCGS)(1+gm/gmb) + 1/gmb** **Cin = CGS·[1−gm/(gm+gmb)] + CGD**	Đúng công thức Miller C(1−Av) với Av≈gm/(gm+gmb)≈+1 ⇒ hệ số Miller≈0 ⇒ CGS bị THU NHỎ (không phóng đại) — SF có Cin thấp, dùng làm buffer tần số cao
26	Zin ở tần số CAO (gmb ≪ |sCL|)	**Zin ≈ 1/sCGS + 1/sCL + gm/(s²CGSCL) = CGD ‖ (CGS nối tiếp CL) + [điện trở ÂM −gm/(ω²CGSCL)]**	Điện trở âm giảm theo 1/f² — nguồn gốc khả năng mất ổn định nếu tải ngoài có thành phần cảm kháng phù hợp
27	Trở kháng ra (đại số trực tiếp)	**Zout = VX/IX = (CGS·s·RS+1) / (gm+CGS·s)**	1 cực – 1 zero; |Zout| có thể TĂNG theo tần số (từ 1/gm lên RS) — gợi ý một thành phần cảm kháng "ảo" trong Zout

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
			
		Mô hình Zout dạng RLC bậc thấp và hiện tượng ringing khi SF lái tải CL nặng (slide 40)	
28	Cảnh báo thiết kế — Ringing khi lái tải CL lớn	**Zout tương đương ≈ mạch RLC bậc thấp: (L‖R1) nối tiếp, cả nhánh ‖R2**	Bước nhảy điện áp vào SF có CL lớn ⇒ DAO ĐỘNG CHUÔNG (ringing, Q>0.5, underdamped) — tránh dùng SF trần lái tải dung kháng lớn mà không có biện pháp damping bổ sung

Ghi nhớ / Ý nghĩa vật lý — Mục V (Source Follower)

- Source follower có Cin THẤP (ngược hẳn với CS): vì Av≈+1 nên hệ số Miller (1−Av) gần 0 ⇒ CGS bị THU NHỎ thay vì phóng đại — đây là lý do SF được chọn làm tầng đệm (buffer) băng thông rộng.
- Điện trở nhìn vào cực source ≈1/gm khi không có điện trở ngoài (RE→∞) — công thức chuẩn dùng lại nhiều lần trong CG, cascode, và cả OTA 5T (case 37 dùng 1/gm3).
- Ở tần số CAO, tương tác CGS–CL–gm sinh ra một điện trở/thành phần cảm kháng ẢO (không phải linh kiện vật lý) trong Zout — nguồn gốc vật lý của hiện tượng RINGING khi SF lái tải điện dung lớn.
- Mẹo thiết kế: gặp đề bài "SF/buffer lái tải CL lớn" → nghĩ ngay tới rủi ro ringing/mất ổn định, cần thêm điện trở damping nối tiếp hoặc giảm CL/tăng dòng phân cực (tăng gm) để giảm Q.


VI. TẦNG COMMON-GATE (CG) — ĐÁP ỨNG TẦN SỐ

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
		 *Tầng CG (gate AC ground) — không có tụ hồi tiếp Miller; Zin và Av đầy đủ (slide 42)*	
29	Tầng CG — KHÔNG có hiệu ứng Miller (ưu điểm cốt lõi)	**Av = (gm+gmb)RD / [1+(gm+gmb)RS]** **Zin ≈ ZL/[(gm+gmb)ro] + 1/(gm+gmb)** **Cực vào liên quan CS (nút source, ngõ vào); cực ra RD·CD (nút drain, ngõ ra)**	*✓Đã sửa lỗi đánh máy trong slide gốc (đối chiếu Razavi + chính mạch vẽ trong slide): bullet gốc ghi "RD·CS" cho cực NGÕ RA, nhưng slide tự mô tả mạch "drain nối RD lên VDD và có tụ CD tới Vout" — tức tụ tại nút ra tên là CD, không phải CS.* *Kết luận DỨT ĐIỂM: ký hiệu CS/CD ở đây là tụ TỔNG tại từng NÚT (giống quy ước Ví dụ 6.4, case 14: CS tại nút source X, CD tại nút drain Y) — nút vào (source) có cực liên quan CS, nút ra (drain) phải có cực RD·CD. Đây là lỗi lặp ký hiệu (gõ nhầm CS thay vì CD), không phải mâu thuẫn vật lý.*
30	Ví dụ 6.7 — Zin của CG ĐỘC LẬP với CL khi CL lớn	**Zin = 1/(gm+gmb) + [1/(CL·s)]·[1/((gm+gmb)·ro)]**	Số hạng phụ thuộc CL bị suy giảm mạnh bởi độ lợi nội tại (gm+gmb)ro ⇒ CL tăng: Zin→1/(gm+gmb), không đổi — lý do CG dùng làm tầng cách ly/vào của cascode-LNA

Ghi nhớ / Ý nghĩa vật lý — Mục VI (Tầng Common-Gate)

- Ưu điểm cốt lõi của CG: KHÔNG có tụ nào bắc cầu trực tiếp ngõ vào–ngõ ra với gain đảo lớn ⇒ KHÔNG có hiệu ứng Miller ⇒ băng thông cao hơn hẳn CS cùng cấu hình tải.
- Zin của CG gần như ĐỘC LẬP với tải CL khi CL lớn (Zin→1/(gm+gmb)) nhờ hệ số suy giảm nội tại (gm+gmb)ro rất lớn — một dạng "bootstrapping ngược" giúp cách ly ảnh hưởng tải.
- Mẹo nhận diện: cần một tầng có Zin ổn định, dễ phối hợp trở kháng (matching), không bị ảnh hưởng bởi tải phía sau ⇒ chọn CG làm tầng vào của cascode/LNA.



VII. TẦNG CASCODE — ĐÁP ỨNG TẦN SỐ


#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
	 $$f_{pA}=\frac{1}{2\pi R_S\left[C_{GS1}+C_{GD1}\left(1+\frac{g_{m1}}{g_{m2}+g_{mb2}}\right)\right]}$$ $$f_{pX}=\frac{g_{m2}+g_{mb2}}{2\pi\left(C_{GD1}+C_{DB1}+C_{SB2}+C_{GS2}\right)}$$ $$f_{pY}=\frac{1}{2\pi R_D\left(C_{DB2}+C_L+C_{GD2}\right)}$$ *Cascode M1(CS)+M2(CG): 3 nút A, X, Y và công thức fpA, fpX, fpY tương ứng (slide 45)*		
31	Cực tại mỗi nút — A (gate M1, vào), X (drain M1/source M2, giữa), Y (drain M2, ra)	**fpA = 1/{2πRS·[CGS1+CGD1·(1+gm1/(gm2+gmb2))]}** **fpX = (gm2+gmb2)/[2π(CGD1+CDB1+CSB2+CGS2)]** **fpY = 1/[2πRD(CDB2+CL+CGD2)]**	Hệ số Miller tại fpA rất nhỏ (1+gm1/(gm2+gmb2)) vì độ lợi A→X thấp (X có trở kháng thấp ≈1/(gm2+gmb2)) — lý do cascode có băng thông vào cao hơn CS đơn
32	Cascode so với CS đơn — 3 đặc điểm cốt lõi	"No Miller Effect ⇒ Higher 3-dB Frequency" "Voltage gain not larger than common source" (vẫn ≈ gm1·RD) "Input/Output resistance equal to the CS amplifier"	Cascode chủ yếu cải thiện BĂNG THÔNG và Rout (khi ghép tải dòng, Rout→gm·ro²), KHÔNG phải để tăng gain so với CS cùng tải RD
33	Ví dụ 6.8 — Cascode làm bộ khuếch đại transimpedance (Iin bơm tại X)	**Vout/Iin = −(gm2ro2+1)/(CX·s) · 1/{1+(1+gm2ro2)(CY/CX)+CY·ro2·s}** **Kết hợp: Vout/Vin = −gm1gm2/(CY·CX·s) · 1/(gm2/CX+s)**	"Hai cực: một tại gm2/CX, một tại GỐC TỌA ĐỘ" — cực tại gốc do M1 được lý tưởng hóa thành nguồn dòng (không có ro1 hữu hạn giới hạn DC gain); ro1 thực tế sẽ dời cực này khỏi gốc

Ghi nhớ / Ý nghĩa vật lý — Mục VII (Tầng Cascode)

- Cascode = CS (M1) chồng CG (M2). Vì nút giữa X có trở kháng THẤP (≈1/(gm2+gmb2)), độ lợi A→X rất nhỏ ⇒ CGD1 gần như KHÔNG bị khuếch đại Miller ⇒ băng thông ngõ vào cao hơn hẳn CS đơn.
- TRADE-OFF quan trọng cần nhớ: với CÙNG tải RD, cascode KHÔNG cho gain lớn hơn CS đơn (vẫn ≈gm1RD) — cascode chỉ thực sự tăng gain mạnh khi đổi RD thành TẢI DÒNG (current-source load), lúc đó Rout→gm·ro² rất lớn.
- Mẹo: câu hỏi "vì sao dùng cascode thay CS" → trả lời đúng trọng tâm là BĂNG THÔNG và TRỞ KHÁNG RA (khi có tải dòng), KHÔNG phải để tăng gain với tải điện trở thông thường — lỗi phổ biến của sinh viên.

VIII. CẶP VI SAI (DIFFERENTIAL PAIR) — ĐÁP ỨNG TẦN SỐ

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
			
		(a) Mạch đầy đủ; (b) bán mạch vi sai = tầng CS; (c) bán mạch đồng pha với ro3, CP tại nút đuôi P (slide 50)	
34	Mô hình bán mạch (half-circuit)	**DM: nút đuôi = ảo ground ⇒ half-circuit = tầng CS đơn (dùng lại case 16–22)** **CM: nút đuôi P có ro3, CP song song với đất**	2 mô hình bán mạch tách riêng phân tích differential-mode và common-mode, tránh phải giải toàn mạch phức tạp
35	Độ lợi rò đồng pha → vi sai (do mismatch giữa M1, M2)	**$A_{v,CM-DM} = -\Delta g_m \cdot [R_D \| 1/(C_L s)] / \{(g_{m1}+g_{m2}) \cdot [r_{o3} \| 1/(C_P s)] + 1\}$** **$C_P = C_{GD3}+C_{DB3}+C_{SB1}+C_{SB2}$; $\Delta g_m = g_{m1} - g_{m2}$**	$\Delta g_m = 0$ (đối xứng lý tưởng) ⇒ $A_{v,CM-DM} = 0$; $C_P \| r_{o3}$ giảm khi f tăng ⇒ rò ri CM→DM tăng ở tần số cao
			
		Ba đồ thị Bode: |Acm-dm| tăng sau CP·ro3, |Adm| giảm sau ωp,dm, |CMRR| suy giảm ở cả 2 điểm gãy (slide 52)	
36	Suy giảm CMRR theo tần số	**CMRR = Adm/Acm-dm — gãy tại ωp,dm (Adm giảm), gãy thêm tại CP·ro3 (Acm-dm tăng) ⇒ CMRR giảm NHANH HƠN sau điểm gãy thứ 2**	CMRR LUÔN suy giảm ở tần số cao — cần kiểm tra CMRR tại tần số hoạt động thực tế, không chỉ tại DC

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
	 *OTA 5-transistor: M1,M2 vi sai + M3(diode-connected, nút E)/M4 gương dòng tải — Mirror Pole & Output Pole (slide 53)*		
37	OTA 5-transistor (tải gương dòng) — điện dung nút gương E	**CE = CGS3+CGS4+CDB3+CDB1+CGD1+CGD4·(1−Av4)**	CGD4 bị khuếch đại Miller (M4 như tầng CS thứ 2, Av4 âm lớn) — thường là số hạng chi phối, khiến "mirror pole" ở tần số khá thấp
38	OTA 5-transistor — 3 tần số cực/không điểm chính	**fp1 ≈ 1/[2π(roN‖roP)CL] (output pole, thường TRỘI)** **fp2 = gm3/(2πCE) (mirror pole)** **fZ = 2·fp2 = 2gmP/(2πCE) (zero, đúng gấp 2 lần fp2)**	Zero (bán mặt phẳng trái) nằm gần fp2, bù lại một phần suy giảm do fp2 gây ra — đáp ứng "êm" hơn dự kiến nếu chỉ xét riêng 2 cực
39	Fully-differential pair (mỗi nhánh ngõ ra riêng, không dùng diode-connected chung)	**Half-circuit = tầng CS đơn với tải (ro‖ro3), CL ⇒ "No mirror pole", "Output pole is dominant"**	Không cần "gương" tín hiệu giữa 2 nhánh ⇒ đáp ứng tần số đơn giản hơn nhiều so với 5T-OTA — thường được ưu tiên trong ADC/DAC/RF hiệu năng cao

Ghi nhớ / Ý nghĩa vật lý — Mục VIII (Cặp vi sai)

- DM half-circuit LUÔN quy về 1 tầng CS đơn (dùng lại TOÀN BỘ công thức Mục IV: case 16–22) — mẹo lớn nhất: không cần học công thức mới cho gain/băng thông vi sai, chỉ cần "chia đôi mạch" đúng cách.
- CMRR LUÔN suy giảm ở tần số cao vì CP‖ro3 (nút đuôi) giảm trở kháng khi f tăng, làm mismatch Δgm rò rỉ CM→DM mạnh hơn — không được chỉ kiểm tra CMRR tại DC khi thiết kế mạch nhạy CM-noise.
- 5T-OTA (tải gương dòng, ngõ ra đơn cực) có thêm "mirror pole" tại nút E do CGD4 bị Miller hóa mạnh (M4 như tầng CS thứ 2) — đi kèm 1 zero LHP bù trừ một phần. Fully-differential (mỗi nhánh ra riêng) thì KHÔNG có mirror pole, đáp ứng đơn giản hơn.
- Mẹo chọn cấu hình: cần ngõ ra đơn cực (single-ended) → chấp nhận mirror pole của 5T-OTA; cần đáp ứng tần số đơn giản/CMRR tốt ở tần số cao (ADC/RF) → ưu tiên fully-differential.

Lưu ý sử dụng: Chỉ dùng công thức Tầng 1 (tra cứu, không đạo hàm) cho bài tập áp dụng nhanh và mô phỏng LTspice. Muốn tự đạo hàm từ KCL/KVL đầy đủ (hàm truyền chính xác, OCTC từng bước...) — xem lại phần Notes chi tiết trong slide Lecture 6. Các dòng chữ MÀU XANH LÁ trong bảng đánh dấu 2 chỗ đã PHÁT HIỆN VÀ SỬA lỗi đánh máy trong slide gốc (case #18, #29), kết luận dựa trên đối chiếu Razavi + tự đạo hàm lại từ KCL — xem chi tiết lý do ngay tại ô Ghi chú của từng case. Mọi hình minh họa trong tài liệu này trích trực tiếp từ slide Lecture 6 do giảng viên cung cấp.

PHẦN A — BÀI TẬP ÁP DỤNG NHANH

8 bài tập Tầng 1 — áp dụng trực tiếp công thức tra cứu trong bảng trên (không cần đạo hàm KCL/KVL). Số liệu được đặt hợp lý về mặt vật lý cho MOSFET công nghệ CMOS điển hình; dùng để luyện tập trước khi mô phỏng đối chiếu bằng LTspice.

#	Đề bài
1	MOSFET NMOS có W=20µm, Leff=0.16µm, Cox=8.5 fF/µm², Cov=0.3 fF/µm (theo W), hoạt động ở vùng BÃO HÒA. Tính CGS và CGD. Tụ nào lớn hơn, và tại sao (giải thích bằng vật lý, không chỉ bằng công thức)?
2	Một tầng khuếch đại đảo lý tưởng có độ lợi |A|=50, tụ hồi tiếp CF=2 pF nối giữa ngõ vào X và ngõ ra Y. Tính điện dung Miller C1 nhìn từ ngõ vào X và C2 nhìn từ ngõ ra Y.
3	(Ví dụ 6.3) Một tầng khuếch đại đảo có RS=2 kΩ, độ lợi vòng hở A=100, tụ hồi tiếp CF=0.5 pF nối X–Y. Tính tần số cực trội tại nút X (theo Hz).
4	Tầng CS có RS=1 kΩ, gm=2 mA/V, RD=5 kΩ, CGS=50 fF, CGD=10 fF, CDB=15 fF. (a) Tính fp,in và fp,out bằng xấp xỉ Miller. (b) Tính tần số zero RHP fz. (c) Cực nào là cực trội? fz có ảnh hưởng đáng kể trong dải băng thông chính của mạch không? Giải thích.
5	(Ví dụ 6.5, OCTC) Một tầng Source Follower có RS=500 Ω, gm=1.5 mA/V, CGD=20 fF, CGS=40 fF, CL=100 fF. Dùng phương pháp OCTC, tính tần số cực trội fp1.
6	Tầng Common-Gate có gm=1 mA/V, gmb=0.2 mA/V, RD=2 kΩ, RS=200 Ω. (a) Tính độ lợi DC Av. (b) Tính Zin khi tải CL ở ngõ ra rất lớn. (c) Giải thích ngắn gọn vì sao Zin của CG lại không phụ thuộc CL trong khi Zin của CS thì có (qua Cin Miller).
7	Một tầng cascode có M1 (CS) với RS=1 kΩ, CGS1=30 fF, CGD1=8 fF, gm1=2 mA/V; M2 (CG) có gm2=1.5 mA/V, gmb2=0.3 mA/V. (a) Tính hệ số Miller tác động lên CGD1 tại nút A. (b) Tính fpA. (c) So sánh với hệ số Miller và cực ngõ vào của MỘT tầng CS đơn có cùng RS, CGS, CGD nhưng RD=5 kΩ, gm=2 mA/V (dùng công thức Miller CS chuẩn). Nhận xét.
8	Một cặp vi sai có Δgm=gm1−gm2=0.05 mA/V, gm1≈gm2≈1 mA/V, RD=5 kΩ, ro3=500 kΩ (điện trở ra nguồn dòng đuôi). Tại tần số THẤP (s→0), tính độ lợi rò rỉ đồng pha→vi sai Av,CM-DM(0). Nếu ro3 giảm xuống còn 50 kΩ (nguồn dòng đuôi kém lý tưởng hơn), |Av,CM-DM(0)| thay đổi thế nào (định tính)?

PHẦN B — LỜI GIẢI CHI TIẾT

Bài 1 — Điện dung CGS, CGD ở vùng bão hòa

Bước 1: Áp dụng case #3 (công thức vùng bão hòa).

Bước 2: CGD = W·Cov = 20×0.3 = **6 fF**.

CGS = (2/3)·W·Leff·Cox + W·Cov = (2/3)×20×0.16×8.5 + 6 = 18.13 + 6 = **24.13 fF**.

Bước 3: CGS ≈ 4 lần CGD. Nguyên nhân vật lý: CGD trong bão hòa chỉ còn thành phần overlap (kênh pinch-off tại drain, không còn điện dung kênh-drain), trong khi CGS vẫn giữ phần lớn điện dung oxit-kênh (hệ số Meyer 2/3) vì kênh vẫn "chạm" phía source — đây là lý do CGS luôn là tụ chi phối ở tầng khuếch đại bão hòa (đã nêu ở box Ghi nhớ Mục I).

Bài 2 — Điện dung Miller của tầng đảo

Bước 1: Áp dụng case #9 (Ví dụ 6.1), với Av=−A=−50.

Bước 2: C1 = CF·(1+A) = 2 pF × 51 = **102 pF** (nhìn từ ngõ vào).

C2 = CF·(1−1/Av) ≈ CF = **2 pF** (nhìn từ ngõ ra, gần như không đổi).

Bước 3: CF chỉ 2 pF nhưng "nhìn" từ ngõ vào lớn gấp 51 lần — minh họa trực tiếp mức độ nghiêm trọng của hiệu ứng Miller trong tầng khuếch đại gain cao.

Bài 3 — Cực trội Ví dụ 6.3

Bước 1: Áp dụng case #13: ωp = 1/[RS·(1+A)·CF].

Bước 2: ωp = 1/(2000 × 101 × 0.5×10^{-12}) = $1/(1.01\times10^{-7})$ = 9.90×10^{6} rad/s.

fp = ωp/(2π) = ≈ **1.58 MHz**.

Bước 3: Đây là cực RẤT thấp so với các tần số cực khác trong chương (cỡ MHz thay vì GHz) — minh họa rõ cơ chế dominant-pole compensation: chỉ cần CF nhỏ (0.5 pF) kết hợp gain vòng hở A=100 lớn đã đủ kéo cực xuống thấp.

Bài 4 — Tầng CS — cực Miller và RHP zero

Bước 1: Áp dụng case #16 (Miller, RS nhỏ) cho phần (a), case #21 cho phần (b).

Bước 2a: 1+gmRD = $1+(2\times10^{-3})(5\times10^{3})$ = 11. CGD Miller-hóa = 10 fF × 11 = 110 fF.

ωp,in = $1/\{RS\cdot[CGS+(1+gmRD)CGD]\} = 1/\{1000\times(50+110)\times10^{-15}\} = 1/(1.6\times10^{-10}) = 6.25\times10^{9}$ rad/s ⇒ **fp,in ≈ 995 MHz**.

ωp,out = $1/[(CGD+CDB)RD] = 1/[(25\times10^{-15})(5\times10^{3})] = 1/(1.25\times10^{-10}) = 8\times10^{9}$ rad/s ⇒ **fp,out ≈ 1.27 GHz**.

Bước 2b: fz = gm/(2πCGD) = $(2\times10^{-3})/(2\pi\times10\times10^{-15})$ = ≈ **31.8 GHz**.

Bước 3: fp,in (995 MHz) < fp,out (1.27 GHz) ⇒ fp,in là cực TRỘI, quyết định băng thông −3dB của mạch. fz (31.8 GHz) cao hơn fp,in tới hơn 30 lần và cao hơn cả fp,out — trong dải hoạt động chính (quanh và dưới fp,out), ảnh hưởng của RHP zero KHÔNG đáng kể; chỉ cần lưu ý nó khi thiết kế bù pha cho mạch hồi tiếp có vòng lặp mở rộng tới tần số rất cao.

Bài 5 — Cực trội Source Follower (OCTC)

Bước 1: Áp dụng case #24: τ = RS·CGD + (CL+CGS)/gm.

Bước 2: RS·CGD = $500\times20\times10^{-15} = 1\times10^{-11}$ s.

(CL+CGS)/gm = $(100+40)\times10^{-15} / 1.5\times10^{-3} = 140\times10^{-15}/1.5\times10^{-3} = 9.33\times10^{-11}$ s.

τ = $1\times10^{-11} + 9.33\times10^{-11} = 1.033\times10^{-10}$ s ⇒ fp1 = 1/(2πτ) = ≈ **1.54 GHz**.

Bước 3: Số hạng (CL+CGS)/gm chiếm ưu thế (9.33×10^{-11} s so với 1×10^{-11} s của RS·CGD) — với gm vừa phải (1.5 mA/V) và tải CL đáng kể, điện trở nhìn vào source (≈1/gm) là yếu tố giới hạn băng thông chính, không phải RS·CGD.

Bài 6 — Common-Gate — Av và Zin

Bước 1: Áp dụng case #29 cho Av, case #30 cho Zin khi CL lớn.

Bước 2a: Av = (gm+gmb)RD/[1+(gm+gmb)RS] = $(1.2\times10^{-3}\times2\times10^{3})/[1+1.2\times10^{-3}\times200]$ = 2.4/1.24 = ≈ **1.94 (V/V)**.

Bước 2b: khi CL→lớn, Zin → 1/(gm+gmb) = $1/(1.2\times10^{-3})$ = ≈ **833 Ω**.

Bước 3: Zin của CG không phụ thuộc CL vì số hạng chứa CL trong case #30 bị chia cho hệ số khuếch đại nội tại lớn (gm+gmb)ro (bootstrapping ngược), trong khi Zin của CS lại PHỤ THUỘC mạnh vào CGD vì hiệu ứng Miller làm CGD "nhân lên" (1+gmRD) lần ngay tại nút vào — đây là khác biệt cấu trúc căn bản giữa hai cấu hình (CG không có đường hồi tiếp trực tiếp vào-ra, CS thì có qua CGD).

Bài 7 — Cascode — hệ số Miller và fpA

Bước 1: Áp dụng case #31 cho cascode, case #16 cho CS đơn để so sánh.

Bước 2a: hệ số Miller cascode = $1+gm1/(gm2+gmb2) = 1+(2\times10^{-3})/(1.8\times10^{-3}) = \approx$ **2.11** (so với 1+gmRD=11 của CS đơn — nhỏ hơn khoảng 5 lần).

Bước 2b: CGD1 hiệu dụng = 8×2.11 = 16.89 fF; tổng tại A = 30+16.89 = 46.89 fF.

fpA = $1/\{2\pi\times1000\times46.89\times10^{-15}\} = 1/(2\pi\times4.689\times10^{-11}) = \approx$ **3.39 GHz**.

Bước 2c: với CS đơn (hệ số Miller 11): tổng tại nút vào = 30+8×11 = 118 fF ⇒ $f_{p,in} = 1/(2\pi\times1000\times118\times10^{-15}) = \approx$ **1.35 GHz**.

Bước 3: fpA của cascode (3.39 GHz) cao hơn khoảng 2.5 lần so với $f_{p,in}$ của CS đơn (1.35 GHz) dù dùng cùng RS, CGS, CGD — xác nhận định lượng kết luận ở box Ghi nhớ Mục VII: loại bỏ phần lớn hiệu ứng Miller giúp cascode có băng thông ngõ vào cao hơn hẳn CS đơn.

Bài 8 — CMRR — độ lợi rò rỉ CM→DM

Bước 1: Áp dụng case #35, xét tại s→0 (DC): [RD∥1/(CLs)]→RD, [ro3∥1/(CPs)]→ro3.

Bước 2: $A_{v,CM-DM}(0) = -\Delta gm\cdot RD / [(gm1+gm2)ro3+1] = -(0.05\times10^{-3}\times5\times10^{3}) / [(2\times10^{-3}\times500\times10^{3})+1] = -0.25/1001 = \approx$ **-2.5×10^{-4} (≈ −72 dB)**.

Bước 3: Nếu ro3 giảm 10 lần (còn 50 kΩ), mẫu số giảm còn ≈ $(2\times10^{-3}\times50\times10^{3})+1 = 101$ — tức giảm khoảng 10 lần — nên $|A_{v,CM-DM}(0)|$ TĂNG khoảng 10 lần (≈-2.5×10^{-3}, ≈−52 dB). Kết luận: nguồn dòng đuôi càng gần lý tưởng (ro3 càng lớn) thì CMRR càng tốt — đây là lý do thực tế thường dùng cascode cho nguồn dòng đuôi thay vì 1 transistor đơn để tăng ro3.